PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-282163

(43) Date of publication of application: 31.10.1997

(51)Int.CI.

606F 9/38

(21)Application number: 08-118511 (22)Date of filing:

16.04.1996

(71)Applicant:

NIPPON TELEGR & TELEPH CORP <NTT>

こ; ダブルインストラナションファッチプロセッチ

(72)Inventor:

ISHII KENJI

TSUTSUI AKIHIRO MIYAZAKI TOSHIAKI

(54) DOUBLE INSTRUCTION FETCH PROCESSOR

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent the occurrence of pipeline install caused by control hazard by always guaranteeing a normal control flow by selecting an instruction code determined corresponding to the presence/absence of branch based on the executed result of a preceding test instruction and branching conditions and inputting that code to an instruction decode stage.

SOLUTION: This processor has a control part 10, data path part 20 and internal processor cache 30. Then, the address of the branch destination is extracted from a branching instruction fetched on an instruction fetch stage, the instruction code corresponding to both the control flow in the case of not establishing the branch and the control flow in the case of establishing the branch is fetched on the instruction stage of the next clock, the instruction code is selected corresponding to the presence/absence of branch based on the executed result of the preceding test instruction at an ALU and the branching conditions, and this selected instruction code is inputted to the instruction decode

. 10 : **1937** A SAFFWEIGHT

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japanese Patent Office

BEST AVAILABLE COPY

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平9-282163

(43)公開日 平成9年(1997)10月31日

(51) Int.CL' 裁測記号 庁内整理部号 ΡI 技術表示箇所 G06F 9/38 . 3 3 0 G06F 9/38 330F

審査請求 未請求 請求項の教2 FD (全 11 頁)

(21)出蘇番号 特顧平8-1185L1 (71)出庭人 000004226 日本電信電話株式会社 (22)出篇日 平成8年(1996) 4月16日 京京都新宿区西新宿三丁目19番2号 (72)発明者 石井 韓司 東京都新宿区西新宿三丁目19番2号 日本 电信电断株式会社内 (72)発明者 箇弁 章博 東京都新宿区西新宿三丁目19番2号 日本 电信电路梯式会社内 (72)発明者 宮崎 教明 東京都新宿区西新宿三丁目19番2号 日本 电信电路株式会社内 (74)代理人 并理士 川久保 新一


(54) 【発明の名称】 ダブルインストラクションフェッチプロセッサ

(57)【要約】

【課題】 バイブライン化されたプロセッサにおいて、 小規模のハードウェアによって、常に正常な制御フロー を保証することができ、制御ハザードによるパイプライ ンストールが発生しないプロセッサを提供することを目 的とするものである。

【解决手段】 n段パイプライン化された蓄積プログラ ム処理方式のプロセッサにおいて、インストラクション フェッチステージでフェッチした分岐命令から分岐先ア ドレスを取り出し、分岐不成立の場合と分岐成立の場合 との両方の刺弾フローに対応する命令コードを、次のク ロックのインストラクションステージでフェッチし、そ の後、先行するテスト命令の実行結果と分岐条件とに基 づいて、分岐の有無に応じて決定された命令コードを選 択し、インストラクションデコードステージに投入する ものである。

1. ダブルインストラクションフェーデブのセッサ



【特許請求の衛囲】

【節求項】】 n段パイプライン化された蓄積プログラ ム処理方式のプロセッサにおいて、

インストラクションフェッチステージでフェッチした分 岐命令から分岐先アドレスを取り出し、分岐不成立の場 台の制御フローと分岐成立の場合の制御フローとの両方 の制御フローに対応する命令コードを、次のクロックの インストラクションステージでフェッチし、先行するテ スト命令の実行結果と分岐条件とに益づいて、分岐の有 無に応じて決定された命令コードを選択し、この選択さ 10 内部レジスタに铬納されたデータを処理対象とし、草術 れた命令コードをインストラクションデコードステージ に投入することを特徴とするダブルインストラクション フェッチプロセッサ。

【論求項2】 n段パイプライン化された書稿プログラ ム処理方式のプロセッサにおいて、

分岐情報を含む命令コードを命令フェッチステージで検 出し、この検出された命令コードの中から、上記分岐情 報を取り出すプリデコード回路と;上記プリデコード回 路で取り出された上記分岐情報に基づいて、分岐先アド レスを決定するアドレス計算回路と:上記アドレス計算 20 四路で決定されたアドレスにアクセスし、分岐先の命令 コードをフェッチし、このフェッチされた分岐先の命令 コードを格納するブランチ用インストラクションレジス タと;分岐成立または分岐不成立を決める分岐条件につ いての判定結果に応じて、通常のインストラクションレ ジスタの出力と上記プランチ用インストラクションレジ スタの出力とのうちの一方の出力を選択し、この選択さ れた出力を命令デコードステージに送り込むインストラ クションレジスタ選択手段と:を有し、制御ハザードに 起因するパイプラインストールを発生させずに制御フロ 30 一の変更を行うことを特徴とするダブルインストラクシ ョンフェッチプロセッサ。

【発明の詳細な説明】

[0001]

1

【発明の肩する技術分野】本発明は、蓄積プログラム処 理方式におけるプロセッサの構成に関するものである。 [00021

【従来の技術】蓄積プログラム処理方式とは、処理の手 順を記述した一連の命令コードをメモリの記憶素子に巻 え、この答えられた命令コードをプロセッサが逐一読み 40 出し、この読み出された命令コードの指示に従って、処 理を1ステップづつ進めてゆく方式である。 プロセッサ が提供する演算は汎用的な関数であるので、1命令コー ドで処理できる演算は限られたものである。したがっ て、所望の機能を実現するために複雑な演算を必要とす る場合には、単純計算を多数組み合わせる必要があり、 多量の命令コードとクロック数とを消費する。

【0003】通常、1命令コードについての処理は、次 のようなO~Sのステージを経て完了する。

① インストラクション(命令)フェッチ・ステージ

(「Fステージ)

次に実行するプログラム (命令コード) を読み出すステ ージである。

② インストラクション(命令)デコード・ステージ (IDステージ)

読み出した命令コードを解説し、演算を行うデータパス の状態を設定するステージである。

③ エグゼキューション(実行)・ステージ(EXステ ージト

論理演算ユニットによって各種の演算を行う。または、 メモリアクセスのためのアドレスの計算を行うステージ である。

② メモリアクセス・ステージ (MEMステージ) メモリにデータのロードまたはストアを行うステージで

⑤ ライトバック・ステージ(▼Bステージ) 計算結果または、ロードされたデータを内部レジスタに **書き戻すステージである。**

【0004】ここで、「バイブライン化」とは、上記各 ステージ毎、または、さらに細かい単位で処理を分割 し、これら分割された処理を並列動作させる技術であ る。つまり、1クロック毎にラッチ等で区切られた各ス テージを、命令コードが瞬々に通過し、また、1クロッ ク毎に、新しい命令コードがパイプラインに投入され る。したがって、パイプライン化されたプロセッサにお いては、複数の命令コードが異なるステージで同時に処 理される。たとえば、命令コードClをWBステージで 処理しているときに、命令コードC2がMEMステージ で処理され、命令コードC3がEXステージで処理さ れ、命令コードC4がIDステージで処理され、命令コ ードC5がIFステージで処理され、とれらの処理が同 時に実行される。なお、分割されたステージの総数を、

パイプライン段数と呼ぶ。 【0005】命令コードの処理は、全てのステージを経 て完了するので、1命令コードの処理に要する時間自体 は、バイブライン化によって減少するわけではない。し かし、1クロック毎に、1命令コードの処理が完了する ので、処理のスループットが向上する。これは、高度な パイプライン化によって、1ステージ当りの処理量が減 少し、1クロック時間を小さくすることができるからで ある。

【0006】最近の汎用プロセッサで盛んに用いられて いるスーパーパイプライン技術は、上記パイプライン段 数を増やしたものであり、より細かく処理を分割するこ とによって、1クロックの時間をさらに小さくし、スル ープットを一層向上させることを狙ったものである。 [0007]

【発明が解決しようとする課題】パイプラインは、蓄積 プログラム処理方式における処理速度の向上に極めて有

[0014]

効な技術であるが、しかし、処理の順序関係が予め決め られている複数の命令コードを同時に処理するので、ハ ードウェアリソースが競合したり、処理中の命令コード が矛盾する等、バイブラインの正常な処理が乱される場 台がある。これをパイプラインハザードと呼ぶ。

【0008】数あるパイプラインハザードの1つに、網 御ハザードがある。「制御ハザード」とは、条件分岐や 無条件ジャンプのために割砂フローが変更されることに よって生じるバイプライン中の命令コードの矛盾であ る。 とこで、条件分岐とは、ある条件 (たとえば、ある 10 特定のレジスタの状態)によって、制御フローの変更の 有無が変化する命令であり、無条件ジャンプとは、制御 フローの変更を必ず行う命令である。以下では、特に国 明しない限り、条件分岐と無条件ジャンプを区別せず、 どちらも分岐と呼ぶ。したがって、この場合、無条件ジ ャンプの分岐条件は常に真(分岐成立)である。

【0009】命令コードをフェッチする場合、通常、単 調増加するプログラムカウンタの値をアドレスにするの で、たとえば、アトレスnの命令コードがEXステージ で処理された結果、分岐が確定したとし、この分岐確定 20 によって、プログラムカウンタの値がmに変更された場 台、【Dステージには、アドレスn+1の命令コードが 既に投入され、IFステージには、アドレスn+2の命 令コードが既に投入されている。しかし、上記分岐が確 定された後には、そのパイプライン中には、本来、アド レスm、m+1の命令コードがそれぞれ投入されるべき であり、したがって、パイプライン中に実際に投入され ている命令コードと、分岐確定後における正常な命令順 序との間に矛盾が生じている。

【0010】制御ハザードによってバイブラインハザー ドが発生すると、パイプラインの矛盾状態を解消するた めに、パイプラインはストールする。すなわら、処理を 完了していない全ての命令コードを破棄し、聞違った命 令コードが投入される直前のパイプラインの状態まで戻 す。制御ハザードによって上記パイプラインストールが 発生すると、高速処理にとって、極めて大きなペナルテ ィになるので、とのパイプラインストールの頻度を低減 または解消する方法が考案されている。たとえば、プロ グラムの改良によって分岐の絶対数を減らしたり、分岐 を採用する他は、分岐予測や投機的実行といったハード ウェア的なサポート級機を用いる。

【0011】「分岐予測」は、過去の原歴や統計情報を 使って制御フローの変更を予測するものであり、制御回 路の他に、過去の分岐のログを記録するためのバッファ メモリ等、新たなハードウェアが必要になる。また、分 **核予測を行っても、その予測が外れた場合には、バイブ** ラインストールが発生する。

【0012】「投鉄的実行」は、複数の制御フロー上の

分岐の条件を毎クロックチェックし、分岐が確定した時 点で、誤りがあった制御フロー上の命令コードの処理結 果を無効化する。この場合、パイプラインストールは発 生しないが、投機的実行中の実行処理速度が低下すると いう問題がある。また、複雑な制御回路を必要とすると いう問題がある。

【0013】本発明は、パイプライン化されたプロセッ サにおいて、小規模のハードウェアによって、常に正常 な創御フローを保証することができ、制御ハザードによ るパイプラインストールが発生しないプロセッサを提供 することを目的とするものである。

【課題を解決するための手段】本発明は、n段パイプラ イン化された蓄積プログラム処理方式のプロセッサにお いて、インストラクションフェッチステージでフェッチ した分岐命令から分岐先アドレスを取り出し、分岐不成 立の場合と分岐成立の場合との両方の制御フローに対応 する命令コードを、次のクロックのインストラクション ステージでフェッチし、その後、先行するテスト命令の 実行結果と分岐条件とに基づいて、分岐の有無に応じて 決定された命令コードを選択し、インストラクションデ コードステージに投入するものである。 [0015]

【発明の実施の形態および実施例】図1は、本発明の― 実施例である蓄積プログラム処理方式のダブルインスト ラクションフェッチプロセッサーを示すプロック図であ

【0016】ダブルインストラクションフェッチプロセ ッサ1は、制御部10と、データパス部20と、プロセ ッサ内部キャッシュ30とを有する。

【0017】制御部10は、非分岐制御フロー処理部1 1と、分岐制御フロー処理部12と、分岐条件判定回路 部13と、Push/Pop制御回路部14と、デコー グDEと、Main IR15と、Branch IR 16とを有する。

【0018】データパス部20は、プログラムカウンタ 刺御邸21と、RegisterFile22とを有す

【0019】プロセッサ内部キャッシュ30は、リード 命令のスケジューリングといったソフトウェア的な方法 40 ポートP1、P2と、リード/ライトポートP3とを有

> 【0020】非分岐制御フロー処理部11は、特定の場 台(分岐が成立し、Branch用プログラムカウンタ Branch PC1のアドレスで謎み出した命令コー ドをフォワードする場合等)を除いて、プログラムカウ ンタPCによって示されるアドレスから読み出した命令 コードに応じて、主に、分岐命令の検出と分岐先アドレ スの計算とを行う部分である。

【0021】通常、プログラムカウンタPCは、それま 命令コードをインターリーブして処理する動作である。 50 で実行していた命令コードに連続するアドレスや 無条 件ジャンプや、スタックのボップによって設定されたアドレスを保持しており、正常な料卸フローのアドレスを管理している。しかし、バイブライン化されたプロセッサにおいて、条件分岐命令が検出された状態では、保持されているアドレスは、分岐不成立の場合の制御フローとみなせる。

【0022】図2は、ダブルインストラクションフェッチプロセッサ1における劇資部10を、プロセッサ内部キャッシュ30とともに示す図である。

【0023】図3は、ダブルインストラクションフェッ 10 チブロセッサ1 おけるデータバス部20を、プロセッサ 内部キャッシュ30とともに示す図である。

【0024】リードボートP1を介して、プログラムカウンタPCから出力されたアドレスに応じて読み出された命令コードは、Main IR(インストラクションレジスタ)15に入力される。直ちに非分岐刺御フロー処理部11のPre Decorder(M)111が、Main IR15で保持された命令コードから、刺御フローを変化させる分岐命令(条件分岐/解条件ジャンプ/Call/Return)を検出し、分岐条件 20112と分岐先アドレス情報とを抽出する。

【0025】この排出された分岐条件112は分岐条件 判定回路131に転送される。また、分岐先アドレス情 報からプロセッサ1のアドレッシングモードを判定し、 即値113やアドレス計算に関する情報114をAdd ress Unit (M) 115に転送する。これとと ともに、レジスタ間接アドレスの場合や、レジスタの値 をベースアドレスとする相対アドレス指定等の場合は、 Resister File22へResister Select (M) 信号を送出し、汎用レジスタからA ddress Unit (M) 115へデータの転送を 指示する。

【0026】Pre Decorder(M)111によるブリデコードによって、CallまたはReturn命令が検出された場合は、Push/Pop制趣回路部14に対して、それぞれ、Call Op.(M)信号141、Ret Op.(M)信号142を送出する。また、条件分岐または無条件ジャンブが検出された場合、データバス部20の特定のセレクタを切り替え、分岐先アドレスをフォワードする。すなわち、無条件ジャンブ命令が検出された場合は、制御フローの変更がこの時点で確定しているので、データバス部20のセレクタSel.4に、無条件Jmp Op.(M)信号を送出し、プログラムカウンタPCの出力をJump Address(M)に切り替える。ただし、上記実範例では、Return命令も一種の無条件ジャンプとして検出することにする。

【0027】Pre Decorder(M) 1 1 1が プリデコードし、分岐条件判定回路 1 3 1 が条件分岐命 令を検出した場合は、上記制御フローが、プログラムカ 50 ウンタPCに連続するアドレスに進むのではなく、分岐 先アドレスの方向に進む可能性があるので、データバス 部20のセレクタSel.9に、条件Jmp Op. (M) 信号を送出し、セレクタSel.9が、Bran ch用プログラムカウンタPClの出力をJump A ddress(M)に切り替える。一方、PreDec order(M) 111がプリデコードし、分岐条件判 定回路131が分岐命令ではないと判定した場合は、こ こでは何も行われず、これ以降は、通常のプロセッサと 同機に動作する。

【0028】Address Unit (M) 115は、Pre Decorder (M) 111から入力した即値113と、Register File22から入力されたRegister値とに基づいて、アドレス計算に関する情報に従ってアドレス計算を行い、Jump Address (M) を、データバス部20のセレクタSel.3とSel.9とにフォワードする。 【0029】次に、分岐割御フロー処理部12について説明する。

20 【0030】分岐制御フロー処理部12は、Branch用プログラムカウンタBranch PC1が示すアドレスに応じて読み出された命令コードについて、主に、分岐命令を検出し、分岐先アドレスを計算する部分である。上記のように、非分岐制御フロー処理部11が条件分岐命令を検出した場合、その分岐先アドレスがフォワードされ、プログラムカウンタBranch PC1の出力と置き換えられる。そして、プログラムカウンタBranch PC1には、この分岐先アドレスがインクリメントされたアドレスが新たにセットされる。したがって、プログラムカウンタBranch PC1から出力されるアドレスは、分岐成立の場合の制御フローのアドレスであるとみなすことができる。

【0031】リードボートP2を介して、プログラムカウンタBranch PC1から出力されたアドレスに応じて読み出された命令コードは、Branch IR (インストラクションレジスタ) 16に入力される。分校制御フロー処理部12のPre Decorder (B) 121は、直ちに、Branch IR16で保持された命令コードについて、制御フローを変化させる分岐命令(無条件ジャンブ/Call/Return)の終出と分岐情報の抽出とを行う。なお、Branch

IR16には、条件分岐命令が入力されないので、この命令に関する処理を行う必要はない。 【0032】つまり、プロセッサ1において、条件分岐

10032] つまり、プロセッサ1において、条件分岐 命令は、その直前に1つ以上のテスト命令を必ず伴うも のとするので、条件分岐命令が連続して発生することが ない。なお、上記テスト命令は、CCRの状態を設定す る演算命令であり、上記CCRは、コンディションコー ドレジスタである。

【0033】また、プロセッサ1において、|Fステー

ジでMain IR15とBranch IR16とに フェッチされた2方向の制御フローは、次のクロックで どちらか一方に決定され、新たにフェッチされる命令コ ードは、Main IR15にフォワードされるので、 Pre Decorder (B) 121での処理が有効 なのは、分岐命令の直後に分岐先アドレスに応じて読み 出される1命令のみだからである。

i

Т

[0034] Pre Decorder (B) 121 は、Pre Decorder (M) 111における上 記処理と同様の処理を行い、この場合、信号の出力先が 10 異なるだけである。すなわち、即値やアドレス計算に関 する情報をAddress Unit(B)122に送 出し、Register Select (B) 信号をR egister File22へ送出する。

【0035】また、CallまたはReturn命令を 検出した場合は、Call Op. (B) 信号とRet Op. (B) 信号とを、Push/Pop制部回路部 14に送出し、無条件ジャンプ命令(Return命令 を含む)が検出された場合は、無条件Jmp 〇p.

(B) 信号をデータパス部20のセレクタSel. 7に 20 送出し、セレクタSe1. 7は、プログラムカウンタB ranch PC1の出力をJump Aaddres s (B) に切り替える。

[0036] Address Unit (B) 122 は、Address Unit (M) 115における上 記処理と同様に処理する。指定されたアドレス計算を行 い. Jump Address (B) 信号をデータパス 部20のセレクタSel. 8にフォワードする。

【0037】次に、分岐条件判定回路部13について説 明する。

【0038】分岐条件判定回路部13は、条件分岐命令 によって2方向に別れた制御フローから正しい方向を選 択し、上記の命令フェッチ的作を、プログラムカウンタ PCとMain IR15との組み合わせを用いた通常 のバスに戻す調剤を行う部分である。

【0039】分岐条件判定回路部13は、IFステージ でPre Decorder (M) 111が抽出した分 峻条件112と先行するテスト命令とを、EXステージ で実行することによって、ALUから直接フォワードさ れるCCR状態信号を入力とし、これらの情報から分岐 40 の成立/不成立を判定する回路である。つまり、たとえ は、フラグ=1ならは分岐し、フラグ×1ならば分岐し ないという分岐条件112をPre Decorder (M) 111が抽出し、先行するテスト命令についてA しじがテストした結果、フラグミ1であった場合。 フラ グニ1というCCR状態信号をALUが出力し、分岐会 件判定回路131が、上記分娩条件と上記CCR状態信 母とに基づいて、分岐すべしとする信号が出力される (分岐条件判定回路131が出力するJump Ena D l e 信号が真になる)。

【0040】そして、分岐成立が判定された場合、分岐 条件制定回路部13は、JumpEnable信号を、 セレクタSel.l、Sel.2と.Push/Pop 制御回路部14の論理指索子AND1、AND2、AN D3. AND4と、データバス部20のセレクタSe 1. 5、Sel. 6とに送出する。

【0041】セレクタSe1、1は、分岐条件制定回路 部13が出力するJump Enable信号が偽であ る場合、Main IR15に保持されている命令コー ドをIDステージのデコーダに送出し、一方、分岐条件 判定回路部13が出力するJump Enable信号 が真である場合、Branch IR16に保持されて いる命令コードをIDステージのデコーダに送出するこ とによって、分岐の有無に応じて決定された命令コード (正しい制御フロー上の命令コード) がIDステージに 投入されることを保証する。

【0042】セレクタSe1.2は、分岐条件判定回路 部13が出力するJump Enable信号が偽であ る場合、リードポートPlから読み出された命令コード をIFステージのMain IR15に送出し、Jum p Enable信号が真である場合、リードボートP 2から読み出された命令コードを、 I FステージのMa 111 | R 15に送出することによって、条件分岐によ る2方向の命令フェッチ状態が解消された後における分 岐の有無に応じて決定された命令コード(正しい制御フ ロー上の命令コード)が、Main IR15に投入さ れることを保証する。

【0043】データパス部20のセレクタSel.5、 Sel. 6に、Jump Enable信号を送出する のは、分岐の有無に応じて決定された命令コードのアド レスをプログラムカウンタPCにセットするためであ

【0044】次に、Push/Pop制御回路部14に ついて説明する。

【0045】Push/Pop斡回路部14は、Ca 11命令によるStack212のPush操作虫たは Return命令によるPop操作の有効/無効の判定 を行う部分であり、論理債素子AND1、AND2、A ND3、AND4と、論理和素子OR1、OR2とを有 するものである。

【0046】素子AND1は、Main IR15に保 持されているCall命令の有効性を示す信号を出力す るものであり、Pre Decoder (M) 111か 5のCall OP. (M) 信号と、分岐条件判定回路 部13からのJump Enable信号の反転信号と を論理積するものである。つまり、Main IR15 に保持されている命令コードが、分岐の有無に応じて決 定された命令コードであり、しかも、この命令がCal I 命令であるときに、素子AND1の出力は真となる。 【0047】素子AND2は、Main IR15に保

持されているReturn命令の有効性を示す信号を出 力するものであり、素子AND3は、Branch ! R 1 6に保持されているCall命令の有効性を示す信 号を出力するものであり、素子AND4は、Branc h IR16に保持されているReturn命令の有効 性を示す個号を出力するものである。

【0048】なお、上記実施例ではデータバス部20に Jump Enable信号を供給し、Stack21 2へのアドレスデータ入力をセレクタSel.6で制御 することによって、2つの制御フローの選択を行ってい。10 るので、素子AND1の出力と素子AND3の出力とを 案子OR1でまとめ、これをPush Enable信 号としてデータパス部20のStack212に送出し ている。同様に、素子AND2の出力と素子AND4の 出力とを案子OR2でまとめ、これをPopEnabl e信号として、データパス部20のセレクタSel. 3. Sel. 8とStack212に送出している。 【0049】次に、データバス部20のプログラムカウ

ンタ制御部21における各セレクタの動作とその役割に ついて説明する。

【0050】プログラムカウンタ制御部21は、プログ ラムカウンタPCと、Branch用プログラムカウン タBranch PC1と、セレクタSel. 3. Se 1. 4, Sel. 5, Sel. 6, Sel. 7, Se I. 8、Sel. 9と、Stack212とを有するも

[0051] セレクタSel. 3は、Pop Enab le信号が偽である場合に、Jump Address (M) を送出し、Pop Enable個号が真である 場合に、StackからPopされたアドレスをセレク タSe1. 4に送出するものである。また、セレクタS el. 4は、無条件Jmp Op. (M) が偽である場 台に、プログラムカウンタPCが出力するアドレスを出 力し、無条件JmpOp. (M)が真である場合に、セ レクタSel. 3から入力されるアドレスをセレクタS e 1. 5とリードボートP1に出力するものである。

【0052】すなわち、とのセレクタ部分は、非分岐制 御フロー処理部11で無条件に制御フローが変更される 命令 (無条件ジャンプ、Return等) が検出された 場合に、プログラムカウンタPCからのアドレス出力を 40 分岐先アドレスまたはStack212からボップされ たアドレスに置き換える役割を持つ。

[0053] セレクタSel. 8は、Pop Enab le信号が偽である場合に、Jump Address (B) を送出し、Pop Enable信号が真である 場合に、Stack212からPopされたアドレスを セレクタSe1、7に送出するものである。

【0054】また、セレクタSei.7は、無条件Jm p Op. (B) が偽である場合に、プログラムカウン タBranch PC1から出力されるアドレスを出力 50 le信号が真である場合に、プログラムカウンタBra

し、無条件Jmp Op. (B)が真である場合に、セ レクタSel. 8から入力されたアドレスをセレクタS el. 5とSel. 9とに出力する。すなわち、このセ レクタSe1. 7は、分岐制御フロー処理部12で無条 件に制御フローが変更される命令(無条件はャンプ、R eturn等)が検出された場合に、プログラムカウン タBranch PC1からのアドレス出力を、分岐先 アドレスまたはStack212からポップされたアド レスに置き換える役割を持つ。

10

【0055】セレクタSel. 9は、条件Jmp O p. (M) 信号が偽である場合に、セレクタSel. 7 から入力されるアドレスを出力し、条件Jmp Op. (M) 信号が真である場合に、Jump Addres s (M) をリードボートP2に出力するものである。リ ードポートP2による命令コードのアクセスが必要にな るのは、非分岐制御フロー処理部11において条件分岐 命令が検出されたために分岐先アドレスの命令コードを (Jump Address (M) で示されるアドレス で) アクセスする場合と、Branch IR16にフ ェッチされた命令コートの次の命令コードを、セレクタ Se1. 7から出力されるアドレスでアクセスする場合 との、高々2クロック時間である。そしてこれらは決し て重複しない。したがって、このセレクタSe1、9に は、次の①、②の2つの役割が与えられている。

② 非分岐制御フロー処理部11において条件分岐命令 が検出された場合に、分岐先の命令コードをBranc h IR16にフェッチするので、リードボートP2に 対して分岐先アドレスを出力するとともに、次クロック の命令フェッチに備えるため、このアドレスをインクリ メント213してプログラムカウンタBranch P C1にフィードバックする。

② 分岐先の命令コードがBranch IR16にフ ェッチされた後、次の命令コードをフェッチするため、 リードボートP2に対してプログラムカウンタBran ch PC1から出力されるアドレスまたは、無条件ジ ャンプ命令等によって、これに置き換わるアドレスを出 力する。

【0056】セレクタSel. 5は、Jump Ena ble信号が偽である場合に、セレクタSel. 4から 入力されるアドレスを送出し、Jump Enable **信号が真である場合に、セレクタSel. 7から入力さ** れるアドレスを送出するものである。すなわち、このセ レクタSel.5は、条件分岐命令の分岐成立/不成立 判定によって決定される正しい方の制御フローのアドレ スを選択し、インクリメント211してプログラムカウ ンタPCに設定する役割を持つ。

[0057]セレクタSel. 6は. Jump Ena ble個号が偽である場合に、プログラムカウンタPC から出力されるアドレスを送出し、Jump Enab

nch PC1から出力されるアドレスをStack2 12に送出する。すなわち、このセレクタSel.6 は、条件分岐命令の分岐成立/不成立判定によって決定される分岐の有無に応じて決定された命令コードのアドレスを選択し、Stack212に送出する役割を持つ。

【0058】Stack212は、Push Enab le信号が真である場合に、入力されるデータをスタッ クにブッシュし、また、Pop Enable信号が真 である場合に、スタックからデータをポップし出力する 10 ものである。

【0059】上記東施例によれば、分岐命令専用のブリデコード回路111が1Fステージに組み込まれることによって、1Fステージで読み出した命令コードに基づいて、同一クロック内で分岐またはジャンプ命令を検出し、その分岐情報を取り出すことが可能になる。さらに、取り出した分岐情報に基づいて、アドレス計算回路を用い、実際の分岐先アドレスを計算するようにしたので、プロセッサ1の様々なアドレッシングモードに対応することができる。

【0060】また、次のクロックのIFステージで、従 来の命令フェッチ動作と分岐先命令のフェッチ動作との 両方の動作を行う。ここで、「従来の命令フェッチ動 作」とは、プログラムカウンタPCをインクリメントし た値をアドレスとし、フェッチした命令コードをインス トラクションレジスタにセットする処理のことであり、 直前の命令が分岐/ジャンプ命令であった場合は、分岐 不成立の制御フローに相当する動作である。また、「分 岐先命令のフェッチ動作」とは、アドレス計算回路によ って計算された値をアドレスとし、フェッチした命令コ 30 ードをBranch IR16にセットする処理のこと であり、直前の命令が分岐/ジャンプ命令であった場合 は、分岐成立の制御フローに相当する時作である。した がって、条件分岐または無条件ジャンプ命令がフェッチ された次のクロックのIFステージで、分岐成立の場合 の命令コードと不成立の場合の命令コードとの両方の命 令コードをフェッチすることが可能になる。

【0061】分岐の成立/不成立は、たとえばCCR(コンディションコードレジスタ)の状態情報と、分岐命令で指定される分岐条件とから判定される。そして、テスト命令(CCRの状態を設定する演革命令)は、分岐命令よりも先行してパイプラインに投入される。したがって、たとえばテスト命令がEXステージ、分岐命令がIDステージ、分岐成立と分岐不成立との2つの命令がIFステージにある場合、次のクロックに移行する崩までには、上記テスト命令によってセットされるCCRの状態と、前のクロックで、ブリデコード回路111によって分岐命令から抽出された分岐条件とから、分岐の有無が判定可能である。プロセッサ1は、この判定結果に応じて通常のインストラクションレジスタの出力と、

Branch IR16の出力とのうちの一方を選択し、命令デコートステージに送り込むので、常に、正しい命令コードIDステージに使入することが可能であり、矛盾の無い正常な制御フローを保証することができる。

12

【0062】つまり、上記実施例は、n段パイプライン化された各情プログラム処理方式のプロセッサにおいて、インストラクションフェッチステージでフェッチした分岐命令から分岐先アドレスを取り出し、分岐不成立の場合の制御フローと分岐成立の場合の制御フローとの両方の制御フローに対応する命令コードを、次のクロックのインストラクションステージでフェッチし、先行するテスト命令をALUが実行した結果と分岐条件とに基づいて、分岐の有無に応じて決定された命令コードを送択し、この選択された命令コードをインストラクションデコードステージに投入するダブルインストラクションフェッチプロセッサである。

【0063】また、上記実施例において、Pre Dc order(M) Illは、分岐情報を含む命令コード を命令フェッチステージで検出し、この検出された命令 コードの中から、上記分岐情報を取り出すプリデコード 回路の例である。Adress Unit (M) 115 は、上記プリデコード回路で取り出された上記分岐情報 に基づいて、分岐先アドレスを決定するアドレス計算回 路の例である。Brnch IR16は、上記アドレス 計算回路で決定されたアドレスにアクセスし、分岐先の 命令コードをフェッチし、このフェッチされた分岐先の 命令コードを铬納するブランチ用インストラクションレ ジスタの例である。セレクタSel、1は、分岐成立ま たは分岐不成立を決める分岐条件についての判定結果に 応じて、通常のインストラクションレジスタの出力と上 記プランチ用インストラクションレジスタの出力とのう ちの一方の出力を選択し、この選択された出力を命令デ コードステージに送り込むインストラクションレジスタ 選択手段の例である。

【0064】なお、上記実輸例を構成するプリデコート 回路111、アトレス計算回路、分枝条件判定回路部13は、従来のプロセッサにおけるインストラクションデコートステージのデコーダ部分に集中して置かれているものであり、また、これら以外には、少量のレジスタ、配線要素、基本的なゲート素子、セレクタ回路等で上記実施例を実現できるので、上記実施例を実現するために必要な新規のハードウェアリソースは係めて少ない。【0065】

【発明の効果】本発明によれば、インストラクションフェッチステージでフェッチした分岐命令から分岐先アドレスを取り出し、分岐不成立の場合の命令コードと分岐成立の場合の命令コードを、次のクロックのインストラクションステージでフェッチし、先行するテスト命令の実行結果と分岐条件とに益づい

(8)

特闘平9-282163

13

て、分岐の有無に応じて決定された命令コードを選択 し、インストラクションデコードステージに投入するの で、パイプライン化されたプロセッサにおいて、小規模 のハードウェアによって、常に正常な制御フローを保証 することができ、制御ハザードによるパイプラインスト ールが発生しないという効果を奏する。

【図面の簡単な説明】

【図1】本発明の一実施例である菩膜プログラム処理方 式のダブルインストラクションフェッチプロセッサーを 示すブロック図である。

【図2】ダブルインストラクションフェッチプロセッサ 1における制御部10を、プロセッサ内部キャッシュ3 ()とともに示す図である。

【図3】ダブルインストラクションフェッチプロセッサ 1おけるデータバス部20を、プロセッサ内部キャッシ ュ30とともに示す図である。

【符号の説明】

1…ダブルインストラクションフェッチプロセッサ、

14

10…制御部.

11…非分岐制御フロー処理部、

111-Pre Decorder (M),

115 -- Address Unit (M),

12…分岐制御フロー処理部、

121-Pre Decorder (B),

122-Address Unit (B),

10 20…データバス部、

21…プログラムカウンタ制御部、

212 ... Stack,

Sel. 1~Sel. 9…セレクタ.

22-Registaer File.


30…プロセッサ内部キャッシュ。

(9)

特開平9-282163

[図1]


1: ダブルインストラクションフェッチプロセッサ



(10)

特開平9-282163

[図2]




K3780

(11)

特闘平9-282163

[図3]



K3780

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.